工作简介

物联网的快速发展要求计算能效的不断提高，以维持边缘智能设备的指数级增长的需求。非易失性存内计算提供了一种可靠的解决方案使得边缘智能芯片能够通过片上的存储直接进行乘累加操作，从而极大降低由数据搬运造成的能耗和延迟。同时，存储的非易失特性对于智能监测和传感设备十分重要，它能显著降低数据备份和恢复所需的能耗，从而提升它们的实时性能。

然而，非易失性存内计算芯片仍然存在一些问题，例如RRAM单元的非理想阻值和开关比，阵列汇聚电流由于IR Drop等问题造成的非线性和读出电路的高开销。围绕这些问题，微电子所微电子器件与集成技术重点实验室刘明院士团队的窦春萌研究员通过跨层次协同设计的方法，在单元，电路，系统上创新，提出了混合带权重二晶体管一忆阻器存内计算宏单元。

该计算宏单元使用二晶体管一忆阻器的单元结构，可以通过改变第二晶体管的并联数表示不同权重。芯片中的冗余阵列用于对权值最高位的映射以减弱器件非理想性的影响。二晶体管一忆阻器中第二晶体管近阈值计算的特点能提高开关比13.5倍，降低功耗63.4%，并能有效抑制读干扰影响。得益于更低的近阈值区电流和高精度的多比特权值映射电流，该宏单元具有线性的汇聚电流，并且冗余阵列的引入进一步提高了计算的鲁棒性。在读出电路部分，基于逐次逼近的思路，提出了参考电流减式电流型灵敏放大器，该灵敏放大器能够根据上一次计算的结果动态调控下一次比较电流的范围，并且由于比较电流范围的缩小有效提升了读出准确度。最后实现了相比传统方案79.5%的能效提升。

该非易失性存算一体芯片在28nm工艺下流片验证，测试。该芯片支持高并行的模拟域乘加操作并实现了高存储密度和低计算功耗，单比特峰值计算能效达到91.02 TOPS/W。其中利用晶体管亚阈值区做计算，逐次递减的数字读出和冗余阵列的部署为RRAM高能效设计提供了新的思路。相关研究成果以「A 28nm RRAM Computing-in-Memory Macro Using Weighted Hybrid 2T1R Cell Array and Reference Subtracting Sense Amplifier for AI Edge Inference」为题发表于国际著名期刊IEEE Journal of Solid-State Circuits 杂志上。

通讯作者简介

窦春萌，男，博士，中国科学院微电子所研究员。2005年本科毕业于南京大学物理系、2013年于日本东京工业大学取得博士学位。其后，先后在英国剑桥大学、中芯国际有限公司及台湾新竹清华大学从事研究工作。2018年中加入国科学院微电子研究所重点实验室，主要从事新型存储与存算一体电路与芯片方面的研究；在180nm至14nm等多个不同的工艺节点，设计验证多颗忆阻器存算一体芯片，相关成果在Nature Electronics、JSSC、ISSCC、VLSI、IEDM等微电子领域的旗舰会刊上发表，申请发明专利20余项并对相关企业进行授权转让。

第一作者简介

叶望，男，中国科学院微电子所硕博三年级。2015年本科毕业于武汉大学物理系，随后就读于中国科学院微电子研究所。主要研究兴趣为神经网络异构加速芯片。

论文链接：

https://ieeexplore.ieee.org/document/10145046

关于Chip

Chip（ISSN：2772-2724，CN：31-2189/O4）是全球唯一聚焦芯片类研究的综合性国际期刊，已入选由中国科协、教育部、科技部、中科院等单位联合实施的「中国科技期刊卓越行动计划高起点新刊项目」，为科技部鼓励发表「三类高质量论文」期刊之一。

Chip期刊由上海交通大学出版，联合Elsevier集团全球发行，并与多家国内外知名学术组织展开合作，为学术会议提供高质量交流平台。

Chip秉承创刊理念: All About Chip，聚焦芯片，兼容并包，旨在发表与芯片相关的各科研领域尖端突破性成果，助力未来芯片科技发展。迄今为止，Chip已在其编委会汇集了来自14个国家的70名世界知名专家学者，其中包括多名中外院士及IEEE、ACM、Optica等知名国际学会终身会士（Fellow）。

Chip第三卷第一期已于2024年3月在爱思维尔Chip官网以金色开放获取形式（Gold Open Access）发布，欢迎访问阅读本期最新文章。

爱思唯尔Chip官网：

https://www.sciencedirect.com/journal/chip